

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10303314 A

(43) Date of publication of application: 13.11.98

(51) Int. CI H01L 21/8238

H01L 27/092 H01L 27/04 H01L 21/822 H03K 19/0175

(21) Application number: 09107690

(22) Date of filing: 24.04.97 (72) Inventor:

(71) Applicant:

TOSHIBA MICROELECTRON

TSUKASAKI TAKUMI KINUGASA MASANORI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT


(57) Abstract:

PROBLEM TO BE SOLVED: To prevent an electrostate destruction of an input circuit and an increase in pattern area, by connecting a power source side input protection circuit between an input terminal and a power source line or an earth line, while connecting an inter-power source protection circuit between the power source protection circuit between the power source line and the earth fine.

SOLUTION: To a power source line 11 and a earth line 12, an input circuit 12 wherein a signal is supplied from an input terminal 11 for signal processing is connected. Then, between the input terminal 11 and the power source line 11, an input protection circuit 21 wherein the input terminal 11 is applied with a surge voltage toward a power source voltage Voc and the electric charge caused by the surge voltage is by-possed to the power source line 11 is connected. Further, between the input terminal 11 and the earth line 2, an input protection circuit 22 wherein the input terminal 11 is applied with a surge voltage toward an earth voltage and such electric charge accused by the surge voltage is by-possed to the earth line 12 is connected. Either, inter-power source protection circuits 23 and

24 for by-passing the electric charge caused by the surge voltage are connected.

COPYRIGHT: (C)1998, JPO



# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公別番号

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内

神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

(72)発明者 衣 笠 昌 典

(74)代理人 弁理士 佐藤 一雄 (513名)


特期平10-303314

(51) int.Cl.*		觀別記号	FI						
H01L	21/8238		H01L	27/08	321	321H			
	27/092		H03K 1	27/04	H 101K				
	27/04			19/00					
	21/822								
H03K	19/0175								
			容查請求	未請求	請求項の数8	OL	(全 6	10	
(21)出顧番	7	<b>特膜平9-107690</b>	(71)出顧人	(71)出顧人 000221199					
				東芝マー	イクロエレクトロ	コニク :	ス株式会	èt	
(22) 出順日		平成9年(1997)4月24日	9 年(1997) 4 月24日 神奈川県川崎市				<b>丁25番單</b>	1	
			(71) 出職人	0000030	78				
				株式会	生東芝				
				神奈川。	神奈川県川崎市幸区堀川町72番地				
			(72)発明者	探崎	拓 実				

## (54) 【発明の名称】 半導体集積回路

## (57)【要約】

【課題】 サージ電圧が印加された場合、入力回路への 静電気の進入を確実に防止するためにはパターン面積の 増大を免れなかった。



#### 【特許請求の範囲】

【請求項1】電源線及び接地線に接続され、人力端子から信等を与えられて前記信等の処理を行う入力回路と、 前記入力場子と訪電電線との間に接続され、請託之力場子と可能では開きた。 が記入力場子に電源電圧方向の第1のサージ電圧が入力されると この第1のサージ電圧による電荷を前記電源線にバイバ ス字を電源側入り護団路と

前記電源線と前記接地線との間に接続され、前記電源側 入力保護回路により前記電源線にバイバスされた第1の サージ電圧による電荷を前記接地線にバイバスする電源 間保護回路と

#### を備えることを特徴とする半導体集積回路。

【請求項 21 電源線及び接触線上接続され、入力増子から信号を与えられて前記信号の処理を行う入力回路と、 前記入力場子と前記接地線との間に接続され、前記入力 端子に接地電圧方向の第2のサージ電圧が入力されると この第2のサージ電圧による電荷を前記接地線にバイバ スする接触側入保護回路と、

前記電源線と前記接地線との間に接続され、前記接地側 入力保護回路により前記接地線にバイバスされた第2の サージ電圧による電荷を前記電源線にバイバスする電源 間保護回路と、

## を備えることを特徴とする半導体集積回路。

【請求用3】電源線及が接触線に接続され、入力端子から信号を与えられて前記信号の処理を行う入力回路と、 防犯入力端子と前定電源線との間に接続され、前記入力 端子に電源電圧方向の第10分一ジ電圧が入力されると この十一ジ電圧が、10分一ジ電圧が入力されると こする電源側及力保護回路と、

前記入力端子と前記接地線との間に接続され、前記入力 端子に接地電圧方向の第2のサージ電圧が入力されると この第2のサージ電圧による電荷を前記接地線にバイバ スする経緯個入力保護回路と

前記電源線と前記接地線との間に接続され、前記電源側 九力保護回路により前記電源線にバイバスされた第1の サージ電圧による電海を前記接地線にバイバスし、前記 接地側入力保護回路により前記接地線にバイバスされた 第つサージ電圧による電海を前記電源線にバイバスさ る電源間保管回路と、

#### を備えることを特徴とする半導体集積回路。

【請求項4】前記電源間接援回路は、前記電源線にゲートと一方の端子が接続され、前記電源線に使力の増子が接続され、前記電源線に使力の増子が接続され、前記電源線にゲートと一方の端子が接続され、前記接地線に他方の端子が接続された第1のPチャネル形がOSトランジスタとを有することを特徴とする請求項3記載の半導体集積回路。

【請求項5】前記電源側入力保護回路は、前記接地線に ゲートが接続され、前記電源線に一方の端子が接続さ れ、前記入力端子に他方の端子が接続された第2のNチ ャネル形MOSトランジスタを有し、

前記接地側入力保護回路は、前記接地線にゲートが接続 され、前記接地線に一方の端子が接続され、前記入力端 子に他方の端子が接続された第3のNチャネル形MOS トランジスタを有することを特徴とする請求項3又は4 記載の半導体生精回路。

【請求項6】前記電源側入力保護回路は、前記接地線に ゲートが接続され、前記電源線に一方の端子が接続さ れ、前記入力端子に他方の端子が接続された第2のPチャネル形MOSトランジスタを有し、

前記接地側入力保護回路は、前記接地線にゲートが接続 され、前記接地線に一方の端子が接続され、前記入力端 子に他方の端子が接続された第2のNチャネル形MOS トランジスタを有することを特徴とする請求項3又は4 計載の半導体集積回路。

【請求項7】電源線及び接換線に接続され、入力場子から信号を与えられて前記信号の処理を行う入力凹路と、 前記入力場子と前記電源線との間に接換され、前記入力 場子に電源電圧方向の第1のサージ電圧が入力されると この第1のサージ電圧はよる電荷を前記電源線にバイバ スする電源観入力保護凹路と、

前記入力端子と前記接地線との間に接続され、前記入力 端子に接地電圧方向の第2のサージ電圧が入力されると この第2のサージ電圧による電荷を前記接地線にバイバ スする接地側入力保護回路と、

前記接接線にゲートと一方の場子が接続され、前記電源 線に他方の場子が接続された第1のパナネル形例の5 トランジスタと、前記電露線にゲートと一方の場合 続きれ、前記接地線に他方の場子が接続された第1のP チャネル形例の5トランジスタとを有する電源間保護回 路と、

## を備えることを特徴とする半導体集積回路。

【請求項8】第1の電圧が供給される第1の配線及び前 配第1の電圧より低い第2の電圧が供給される第2の配 線に接続され、入力端子から信号を与えられて前記信号 の処理を行う入力回路と、

前記入力端子と前記第1の配線との間に接続され、前記 入力端子に正方向の第1のサージ電圧が入力されるとこ の第1のサージ電圧による電荷を前記第1の配線にバイ パスする第1の入力保護回路と、

前記入力増子と前記第2の配線との間に接続され、前記 入力増子に負方向の第2のサージ電圧が入力されるとこ の第2のサージ電圧による電荷を前記第2の配線にバイ バスする第2の入力保護回路と、

前記第1の配線と前記第2の配線との個に接続され、前 記第1の入力保護回路により前記第1の配線にバイバス された第1のサージ電圧による電荷を前記第2の配線に バイバスし、前記第2の入力保護回路により前記第2の にバイバスされた第2のサージ電圧による電荷を前 記第1の配線とバイバスさる。 記録1の配線とバイバスされた第2のサージ電圧による電荷を前 記第1の配線とバイバスさんで、強調配保護回路と、 を備えることを特徴とする半導体集積回路。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路に係 わり、特に半導体装置内の入力回路の静電玻璃を防止す るための保護回路を備えた半導体集積回路に関する。 【0002】

【従来の技術】半導体基型には、入力端子に過大なサージ電圧が印加された場合に、入力端子に接接された入力にの場所が取りませれている場合が多い、従来の保護回路の構成を入力回路の構成と併せて図らに示す。半導体装置の入力部に、電源電化と電子と接触者との間に直列接接されたチャネル形MOSトランジスタPT11とNチャネル形MOSトランジスタPT11から成るCMOS形の入力回路11か続となったが、トランジスタPT11ないが、トランジスタPT1ないが、トランカスタPT1ないが、トランカスタPT1ないが、トランカスタPT1ないが、トランカスタア11ないが、トランカスクア11なが、トカカ第十1から入力された信号がこれらのゲートにみまれる。

【0003】人力増子11と電源電圧Vc磁学との間には電源電圧Vc配の入力保護回路21が接続され、入力増子11と接地網子との間には接地側の入力保護回路22とが接続されている。入力増子11に、電源電圧Vcを超える正側のサージ電圧が回かさい。大力増子11に、電源電圧Vcを超える正側のサージ電圧がはからに、大力増子11に接地電圧Vsより低い負側のサージ電圧が12をである。と、このサージ電圧は28電荷は矢印2のように保護回路22を通過して接地線12に流れる。このようにして、従来はサージ電圧が入力回路12を構成するトランジスタPT11及びNT11のアート機楽を助止Vさいた。

#### [0004]

【発明が解決しようとする課題】しかし、従来の保護回路にはなめような同題があった、電源は、1フは接地能したにない、としてパイパスをれた電荷は、トランジスタPT11及びNT11のゲートには進入しないので、ゲート破壊は起こさない。ところが、電源線11にパイパスされた電荷はトランジスタPT11のソース領域に進入し、接地線L2にパイパスされた電荷はトランジスタNT11のソース領域に進入し、接地線L2にパイパスされた電荷はトランジスタNT11のソース領域に進入する。この結果、入力回路12が静電玻速を低ご事情を対った。

【0005】このような問題を防ぐ手法として、人力保 護四路21が接着された電源線11及び入力保護回路2 2か接続された推地線12と、入力阻路12が接続され る電源線及び接地線とを分けて、静電気が入力阻路12 に入り込まないようにすることも考えられる。しい この場合は電源線及び接地線の本数が増えて配線を引き 回す解説が増加し、パターン個積及びコストの増入を招 くこととなる。

【0006】本発明は上記事情に鑑みてなされたもの

で、入力回路の静電破壊を確実に防止すると共に、パタ ーン面積の増大を防止することが可能な半導体集積回路 を提供することを目的とする。

### [0007]

【課題を終決するための手段】本発明の半導体集集側等 は、電源線及び接地線に接続され、入力増子から信号を 与えられて前記信号の処理を行う入力協関と、前記入力 場子と前記電源線との間に接続され、前記入力場子に電 源で圧力向の第一のサージ電圧が入力されるとの がでした。 が見たが、 がしたが、 がしが、 がし

【0008】また、本発明の半導体集制回路は、前記入 力回路と、前記入力増子と前記後地線との間に接続さ れ、前記入力端子に接地電圧方向の第2のサージ電圧が 入力されるとこの第2のサージ電圧による電荷を部記接 地線にバイバスする接地側入力保護回路と、前記電影線 路前深地線との間に接続され、前記発地側入分保護回 路により前記接地線にバイバスされた第2のサージ電圧 による電荷を前記電源線にバイバスする電源間保護回路 とを備える。

【0009】あるいは、未売明の半導体集積回路は、前 記入力回路と、前記電源成力、保護開発、前記景地間 入力保護回路と、前記電源域と, 前記景地域 され、前記電源域上方保護回路により解記電源域とバイ バスされた第1のサージ電圧による電影を前記接地域に バイバスと、前記景地域人力保護回路により前記景地域 にバイバスされた第2のサージ電圧による電影を前記電 連載にバイバスされた第2のサージ電圧による電影を前記電

【〇〇1】 新記電源側入力保護回路は、前記後地線に ゲートが接続され、前記電源線に一方の端子が接続を ル、前記入力場で他方の場子が接続を サキル形MのSトランジスクを有し、前記接地側入力保 護回路は、前記接地線にケートが接続され、前記と映地線 に一方の端子が接続され、前記入力場子に他方の端子が 接続された第3のNチャネル形MのSトランジスタを有 するものであってもよい、

【0012】あるいは、前記電源側入力保護回路は、前 記接地線にゲートが接続され、前記電源線に一方の端子 が接続され、前記入力端子にの端子が接続された第 2のPチャネル形MOSトランジスタを有し、前記接地 側入力保護回路は、前記接地線にゲートが接続され、前 記接地線に一方の端子が接続され、前記入力端子に他方 の端子が接続された第2のNチャネル形MOSトランジ スタを有するものであってもよい。

【0013】また、本発明の半導体集積回路は、第1の 電圧が供給される第1の配線及び前記第1の電圧より低 い第2の電圧が供給される第2の配線に接続され、入力 端子から信号を与えられて前記信号の処理を行う入力回 路と、前記入力端子と前記第1の配線との間に接続さ れ、前記入力端子に正方向の第1のサージ電圧が入力さ れるとこの第1のサージ電圧による電荷を前記第1の配 線にバイパスする第1の入力保護回路と、前記入力端子 と前記第2の配線との間に接続され、前記入力端子に負 方向の第2のサージ電圧が入力されるとこの第2のサー ジ電圧による電荷を前記第2の配線にバイパスする第2 の入力保護回路と、前記第1の配線と前記第2の配線と の間に接続され、前記第1の入力保護回路により前記第 1の配線にバイパスされた第1のサージ電圧による電荷 を前記第2の配線にバイパスし、前記第2の入力保護回 路により前記第2の配線にバイパスされた第2のサージ 電圧による電荷を前記第1の配線にバイパスする電源間 保護回路とを備えている。

#### [0014]

【発明の実施の形態】以下、本発明の一実施の形態について図面を参照して説明する。図11、本発明の第1の いて図面を参照して説明する。図11、本発明の第1の 実施の影應による展園陽か相成を示す。図6に示された保護回路と比較し、電源線11と接地線12との間に電源開度関回路23及び24がそれぞれ接続されている。点が相違する。他の図6の回路と同一の要素に対しては、同一の番号や付して説明を省略する。

【0015】入功郷子11に、電源電圧VCcを超える正 側のサージ電圧が印加されると、このサージ電圧による 電荷が保護回路21を介して電回線上1に流れる、ある いは、入力端子11に接地電圧VSsより低い負制のサー 空電圧が印加されると、このサージ電圧による電機 護回路22を介して接地線上2に流れる。図6に示され た保護回路では、上述したように電源線上1に逃がした 電荷が入力回路12のトランジスタPT11のソージ 域域に進入し、あるいは接地線上2に逃がした電荷がトラ ンジスタNT11のソース領域に進入して破壊してい たた。

【0016】これに対し、本実施の形態では、電源線L にパイパスされた電荷はさらに矢印P11のように電 額間採退回路24を通過して接地線L2に流れ、接地線 L2にパイパスされた電荷はさらに矢印P12のように 電源間保護回路28を通出して高線上1に流れる。 のため、入力回路12のトランジスタPT11又はNT 11のソース領域には静電気が進入せず、静電製造が助 止される。

【0017】さらに、入力保護回路21及び22と、電

源間保護回路23及び24との間のみ電源線L1と接地 線L2を分岐するので、パターン面積の増大が防止され る。

【0018】本発明の第2の実施の形態は、図2に示さ れる構成を備える。本実施の形態は、上記第1の実施の 形態における入力保護回路21及び22と電源間保護回 路23及び24を、具体的な回路素子で表したものに相 当する。即ち、入力保護回路21として、一方の端子が 電源線L1、他方の端子が入力端子11、バックゲート 及びゲートが接地線L2に接続されたNチャネル形MO SトランジスタNT21を用い、入力保護回路22とし て. 一方の端子が入力端子11、他方の端子、バックゲ ート及びゲートが接地線L2に接続されたNチャネル形 MOSトランジスタNT22を用いている。さらに、電 源間保護回路23として、一方の端子、バックゲート及 びゲートが電源線し1に接続され、他方の端子が接地線 L2に接続されたPチャネル形MOSトランジスタPT 21を用い、電源間保護回路24として、一方の端子が 電源線し1に接続され、他方の端子、バックゲート及び ゲートが接地線L2に接続されたNチャネル形MOSト ランジスタNT23を用いている。

[0019] 入力増子11に過大なサージ電圧が発生した場合の作用は、上記第1の実施の形態と同様である。 入力増子11に正動のサージ電圧が印加されると、矢印 P21のように、このサージ電圧による電荷がトランジ スタNT21を介して電源線し、II・バイバスされ、うちにトランジスタNT23を介して接触は1にバイバスされ、 される。入力増子11に負債のサージ電圧が印加される と、矢印P20ようにこのサージ電圧が印加されるト トランジスタNT22を介して接地線12にバイバスされ、トランジスタPT21を介して電源線11にバイバスされ、トランジスタPT21を介して電源線11にバイバスされ、これにより、入力回路12のトランジスタP T11版がNT11のソース領域に静電気が進入せず、 特電破壊が所出される。

【0020】2の第20実験の形態の等値回路は、図3 に示されるようである。線差回路22を構成するトラン ジスタトT22は、入力増干11と接続は2との間に 接続されたダイオードD1と電気的に等値である。従っ て、サージ電圧が印加されたときの作用も上配第2の実 線の新郷と回復である。

【0021】本売明の第3の実施の形態について、図4 を用いて説明する。図2に示された上記第2の実施の形態と比較し、入力保護回路21を構成するトランジスタ がハナ・ネル形MOSトランジスタトT21からPチャ ネル形MOSトランジスタトT31は、一方の端子及 びパックゲートが電源線し1に接続され、ゲートが接地 線上2に接続され、他方の端子が入力端子11に持続され、だートがは地 線上2に接続され、他方の端子が入力端子11に接続され、だったが接地

【0022】入力端子11に正側のサージ電圧が印加さ

れると、矢印P31のようにトランジスタPT31を介 して電源機と1に電荷が流れ、さらにトランジスタNT 23を介して接地域L2に流れる。入力端子11に負債 のサーン電圧が印加されたときは、上近第2の実地の形態と関係に、トランジスタNT2とかして接地域L2 に流れ、さらにトランジスタPT21を介して電源線L に流れ、さらにトランジスタPT21を介して電源線L に流れる。これにより、入力回路12にサーン電圧に よる電音が流れまず野電車場から開発1名。

【0023】この第3の実施の形態を電気的に準格を凹 筋で表わすと、図5に示されるようである。即ち、トラ ンジスタPT31は入力場干11と電源線L1との間に 接続されたダイオードD2として動作する、トランジス タNT22は、入力場子11と接地線L2との間に接続 されたダイオードD1として動作する。

【0024】第3の実施の形態を等値公回器で表現した 図5と、第2の実験の形態を気気がに必確を回路で表現 した図3とを比較すると、図5の回路は入力場子11と 電源線し1との間にゲイオードD2が接続されているの に対し、図3の回路はこのゲイキ・ドD2が接がられていない。 に対し、図3の回路はこのゲイキ・ドD2が接がられていない。 たが利度する。このような構成上の相違により、 第2の実施の形態による保護回路と第3の実施の形態に よる保護回路とは用途に応じて使い分けるのが返まし

い。
[0025]例えば、レベルシフタのように、電源電圧
Vccは5Vであるが、これを超える10Vの電圧が入力 増予11に入力されるようを製品に対しては、第2の実 地の形態の方が好事ようを製品に対しては、第2の実 地の形態の方が好事ようを製品に対しては、第2の実 いの人力増予11から電源板し1への電流が流れず、保 護回路が回路特性に影響を与えない。一方、第3の実施 の形態では、ダイオードD2が存在するため入り増予1 から電源板上1へ電流が低た、特性が駆化する。 に、入り増予11に電源電圧Vccを超えるような電圧が 即加されない装置では、ダイオードD2が存在するである。 の実施の形態の方が正側の過去なサージ電圧をより確果 に電源板上1に速がすことができるので、第3の実施の

【0026】上述した実施の形態はいずれも一例であって、本発明を限定するものではない。例えば、第1の実施の形態が有する入力保護回路21及び22と電源間保護回路23及び24をMOS型トランジスタを用いて具

体的に構成したものが第2、第3の実施の形態に相当するが、これらの構成に限らず、入力増子にサージ電圧が印加された場合に電源線又は接触線にバイバスした後、 入力回路に侵入する前に接地線又は電源線にバイバスすることができるものであればよい。 「0027」

【発明の効果】以上説明したように、本発明の半導体集 積回線は、入力場子にサージ電圧が印加された場合、電 源線にバイバスした場合はさらに接地線にバイバスした 接地線にバイバスした場合は循源線にバイバスすること で、入力回路にサージ電圧による電荷が進入することを 防止することができ、バターン面積の増大を招くことな く管解像地差が防止することが可能できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態による半導体集積回 路の構成を示した回路図。

【図2】本発明の第2の実施の形態による半導体集積回 路の構成を示した回路図。

【図3】同第2の実施の形態による半導体集積回路を電 気的に等価な回路で置き換えた場合の構成を示した回路 図。

【図4】本発明の第3の実施の形態による半導体集積回 路の構成を示した回路図。

【図5】 同第3の実施の形態による半導体集積回路を電 気的に等価な回路で置き換えた場合の構成を示した回路 図。

【図6】従来の保護回路の構成を入力回路の構成と併せて示した回路図。

【符号の説明】

11 入力端子

12 入力回路

21、22 入力保護回路 23、24 電源間保護回路

L1 電源線

L2 接地線

PT11、PT21、PT31 Pチャネル形MOSトランジスタ

NT11、NT21~NT23 Nチャネル形MOSト ランジスタ

D1. D2 ダイオード

